regHeap-Simulation Verilog HDL 以下内容摘自Verilog_wiki HDL:Hardware-Description-Language,Verilog HDL是一种硬件描述语言，主要用于集成电路设计。 Verilog能够在多种抽象级别对数字逻辑系统进行描述：既可以在晶体管级、逻辑门级进行描述，也可以在寄存器传输级对电路信号在寄…