【DAQ Systems】高速ADC的HDL设计（二）一个基于AXI-Stream总线的高速ADC IP核代码解析 Tags: FPGA, Verilog, 通信, 项目 Post author:TerayTech Post published:2022年6月11日 Post category:EDA / 嵌入式 / 所有文章 / 硬件 Post comments:0评论 Post last modified:2022年8月14日 Reading time:1 mins read 写文章太累，本篇采用视频的形式~ 打印 🖨 .PDF 📄 电子书 📱 打赏赞(2)微海报分享 Read more articles Previous PostW800上手 Part.1 点个RGB 在下一篇文章W800上手 Part.2 AOS开发入门 发表回复 取消回复CommentEnter your name or username to comment Enter your email address to comment Enter your website URL (optional) 在此浏览器中保存我的显示名称、邮箱地址和网站地址，以便下次评论时使用。 Δ 你可能也喜欢 雷达信号处理-[2]-信号滤波与降噪 2021年11月29日 FPGA实现索尼传感器subLVDS接口接收（以IMX178为例） 2025年1月31日 （开源）做一个带DDR3内存的Lattice ECP5开发板！（功能验证已通过） 2025年1月27日 噪声放大器(Noise Amplifier)构建指南 2022年3月25日 从零开始的DSP之旅-准备启程 2023年1月4日
![Read more about the article 雷达信号处理-[2]-信号滤波与降噪](//www.emoe.xyz/wp-content/plugins/a3-lazy-load/assets/images/lazy_placeholder.gif)
![Read more about the article 雷达信号处理-[2]-信号滤波与降噪](https://www.emoe.xyz/wp-content/uploads/2021/11/symlet-Wavelet-300x124.gif)