1-项目定义

便携式定义为，为笔记本电脑设计的便携式USB DAC+HPA，通过一根USB 2.0数据线连接电脑，从PC的USB 5V电源轨取电，并同步完成数据传输。

其功耗限制在5V@2A，这是现代大多数笔记本USB口都可以提供的电源。

输出接口为4.4mm平衡+3.5mm单端，可兼容绝大多数便携耳机。

平衡口最大输出电压摆幅约7Vrms，单端口最大3.5Vrms(BD34301版本)；最大输出电流100mA。

2-方案/选型

2.1-数字部分：

数字部分主要分为数字界面与DAC这两部分。

2.1.1-数字界面：

数字界面通常的功能是将USB转为音频DAC可识别的IIS信号。通常有以下几个方案可供选择：

2.1.1.1-专用芯片：

专门的USB转IIS芯片通常由以下几个厂家提供：

2.1.1.1.1-Savitech:

Savitech提供很多种USB转IIS的芯片，从LQFP到QFN再到WLCSP都有，其中支持较高规格音频且用的较多的是SA9227和SA9137两款，本身硅片应该一样，只不过SA9227是LQFP封装而SA9137是QFN封装。这两款都支持PCM 384kHz与DSD256，算不上顶级但一般足够用了。并且此芯片支持外部的REFCLK输入，可以使异步IIS输出抖动极低。这两款芯片外围都不太复杂。

2.1.1.1.2-Comtrue:

CT7601是Comtrue目前唯一一款开始批量出货的USB转IIS数字界面芯片，其本身最高支持PCM 768kHz与DSD512。但是这个芯片其自身的PLL很差，并且外围只有一个12MHz的晶振，这导致了其IIS输出抖动非常大，在配合一些同步DAC的时候效果非常差，只适合搭配CS43131/43198这类支持异步IIS并且PLL非常好的DAC。

CT7602目前流片了几次仍有很多Bug，还未正式大批量出货，这里不讨论。

2.1.1.1.3-Cmedia:

CM6631和CM6642是Cmedia家用的较多的两款USB到IIS转换器，其中CM6631外围过于复杂，而CM6642有硬件Bug(没有对USB数据包的CRC校验！)且估计存在与CT7601一样的抖动问题(仅有USB专用的晶振)。这家的技术支持也是接近0。

2.1.1.1.4-Cirrus Logic:

Cirrus Logic同样也提供USB转IIS的IC，例如CS46L41(魅族小尾巴就是用的这个)，但厂商保密工作做的很好，在网上找不到任何关于它的资料且厂家对个人DIY不提供技术支持。并且其为WLCSP封装，PCB打样价格会很高。

2.1.1.1.5-Silicon Labs:

Silicon Labs同样也提供USB转IIS的IC，例如CP2615，但其只支持到48kHz，仅适合非HiFi应用。

2.1.1.1.6-普林芯驰(Spacetouch):

普林芯驰提供SPV5048这个专用的数字音频桥(似乎其本质也是个MCU)，支持PCM768与DSD512，但个人DIY不好买到且据说存在挺多Bug。

2.1.1.2-FPGA/MCU:

最常见的意大利Amanero设计的数字界面，就是一个带USB 2.0 HS PHY的单片机做USB接受+转IIS，后面跟一片CPLD/FPGA做异步FIFO整形信号。此思路基本上就是自己搭USB数字界面的思路。然后有以下几种实现：

2.1.1.2.1-MCU+FPGA/CPLD:

通常采用一片内置USB 2.0 HS PHY的MCU做USB信号接收(STM32F7/CH32V307/IMXRT1011/ATSAM3U等)，加一片CPLD做异步FIFO来做异步IIS输出。

2.1.1.2.2-PHY+MCU+FPGA/CPLD:

当然，采用更加通用的MCU，配上外置的USB 2.0 HS PHY来做也没问题，市面上有采用USB3300+STM32F446+CPLD做到支持PCM 1536kHz与DSD 1024的数字界面。

2.1.1.2.3-FPGA+PHY:

将上面MCU所做的工作一起塞到一片较大容量的FPGA里面去完成也是可以的，配上外置的USB PHY，也可达到不错的性能，一些专业声卡似乎喜欢这么搞。

2.1.1.2.4-ZYNQ+PHY:

纯用Verilog来实现对USB接收有些难度且比较麻烦，这时候我们可以搬出来ZYNQ，让其内部的PS通过外置的PHY做USB接收，再通过AXI总线传给PL，让PL输出异步的IIS信号即可。不过ZYNQ需要外挂PS的DDR，layout起来比较麻烦。不过目前没有见到过这种实现方式。

2.1.1.2.5-USB控制器+FPGA:

另外一种简化方法是给FPGA加上一个外部的USB控制器，例如Github上就有CY7C68013A+FPGA实现的USB数字界面，或许FT232H+FPGA也可。

2.1.1.2.6-纯FPGA:

纯FPGA不用外置PHY其实也可实现USB通信，Github上有人就用纯FPGA实现了USB 1.1并且支持PCM 48kHz的音频。不过这个难度就很大了，尤其是考虑到有时候需要USB 2.0 HS速度才够。

2.1.1.2.7-XMOS:

XMOS就类似MCU+FPGA，且不需要像ZYNQ一样外挂DDR，XU208/XU316之类的可以一片解决USB异步音频界面，但需要自己开发固件，且功耗略大。

2.1.1.3-集成数字界面的DAC：

2.1.1.3.1-TI:

TI的PCM2704/2705/2706/2707(C)都是集成了USB数字界面的单片USB DAC+HPA，并且提供IIS输出。但其只支持到PCM 48kHz，仅适合非HiFi应用。

2.1.1.3.2-Realtek:

Realtek提供ALC4042/4050，其本身也为USB DAC+HPA，同样提供IIS输出，支持到PCM 384kHz/32Bit与DSD256。但其IIS输出在出厂时已通过固件关闭，个人DIY显然不会得到官方/代理的技术支持，来修改固件打开IIS输出。

2.1.1.3.3-ESS:

ESS的ES9280/9281/9260也是集成了USB数字界面的单片USB DAC+HPA，但不提供IIS输出，通常用于Type-C小尾巴。其提供两种WLCSP与QFN封装，市面上通常能买到的是拆机的WLCSP封装的9280/9281，PCB打样费用贵且找不到Datasheet。个人DIY同样基本不可能得到厂家/代理的技术支持。

2.1.1.3.4-Conexant:

Conexant也提供一系列集成了USB数字界面的单片USB DAC+HPA，但个人DIY基本买不到他们家的芯片。同样，技术支持也没有。

2.1.1.4-高通蓝牙模块：

高通的很多蓝牙芯片TB都有现成的模块买，例如CSR8670/8675，QCC3008/3034/5125/5214，这些模块不仅支持蓝牙接收转IIS，还支持USB转IIS，由于商家已经做成了模块出售，所以用起来较为简单也较为便宜，但是这种模块面积不小，且基本不支持PCM 96kHz以上，也不太适合特别HiFi的应用。

2.1.1.5-方案对比与选型

首先我们来看看大的方案方向：

方案类别	优	缺
专用芯片	较简单，功耗较低	大部分缺乏技术支持，部分IIS输出抖动大
FPGA/MCU	灵活，性能好	占板面积大，开发复杂，功耗大
集成数字界面的DAC	占板面积小，功耗低，简单	大部分缺乏技术支持，性能不佳
高通蓝牙模块	简单	码率不高，占板面积大，功耗稍大

由于产品定位为搭配笔记本电脑使用的便携解码耳放，所以对于功耗和占板面积的要求都属于一般的水平。集成数字界面的DAC适合搭配手机使用的小尾巴，这里空间和功耗都没有那么紧张，没有必要选择这个降低性能；而FPGA/MCU方案的功耗和占板面积都太大，仅适合台式解码耳放使用，放不到便携解码耳放里；而高通蓝牙模块由于其码率不高，所以用在这里也不合适，毕竟搭配笔记本电脑使用也不要求蓝牙功能。

所以，这里选择专用数字界面芯片这个大的方向，下面是不同厂家专用芯片的对比：

厂家	优	缺
Savitech	输出抖动小	码率不算高，QFN与WLCSP封装的买不到，公开固件有Bug
Comtrue	简单，码率高	IIS输出抖动大，公开固件有Bug
Cmedia	价格较便宜	有硬件Bug，无技术支持，外围复杂/抖动问题，
Cirrus Logic	价格较便宜	无任何资料，无技术支持，WLCSP打板费用高
Silicon Labs	QFN小封装，简单易用	不支持高码率
Spacetouch	码率高，QFN小封装，抖动小	无技术支持，有硬件Bug，不好买

SA9227的固件网上可以找到流出版，并且可以通过修改二进制文件来更改内容，所以这里选择SA9227做数字界面。其最高支持到384kHz的PCM并不构成问题，因为Windows也不支持≥768kHz的PCM。LQFP因为没有EP，反而让通孔板也可以在其背面走线/放置元件。

2.1.2-DAC：

DAC通常的功能是将IIS转为模拟信号。通常有以下几个厂家的IC可供选择：

2.1.2.1-Cirrus Logic:

CS43131和CS43198是目前Cirrus Logic的旗舰产品，主要区别在于43131集成了耳放而43198没有集成耳放。由于这里我打算自己做后端模拟部分，所以不考虑43131。而43198单片只能伪差分输出，要搞双声道立体声真差分输出的话，需要两片43198，有些过于复杂，所以不考虑Cirrus Logic家的产品了。

2.1.2.2-ESS:

ESS的ES9039系列应该是目前指标最强的音频DAC了，ES9039Q2M价格也不贵。不过担心9038上面的"ESS HUMP"仍然存在，并且其手册里面语焉不详(例：模拟电流输出零点公式里面有个"Vg"，没有任何解释且只出现了一次)，而且据说存在很多隐藏寄存器之类的，最好配合FAE使用，所以也不考虑ESS了。

2.1.2.3-TI:

TI的PCM1794是经典的音频DAC了，它的声音听感受到了挺多好评的，但是已经有二十多年历史了，太老了，指标也落后了。新出的音频DAC基本都不是高性能产品，所以这里不考虑TI的产品了。

2.1.2.4-ADI:

ADI的高端音频DAC产品也是很久没有更新了，现在ADI最强的音频DAC像是AD1852和AD1955基本也有快20年历史了，性能已经被别家新的产品赶超挺多的了，所以这里不考虑ADI的产品了。

2.1.2.5-AKM:

AKM自从自家工厂被一把火烧了之后产品线变了好多，很多老产品都停产了，很多瑞萨复产的要么性能变差，要么跟AK4499一样变成半个，导致PCB变得复杂且大。这里也不考虑AKM的产品了。

2.1.2.6-Rohm:

Rohm这两年出了三款音频DAC，看手册基本上应该是一个晶圆。Rohm的性能还行，手册写的比较详细易懂，BD34352也不算太贵，而且看别人反馈听感应该还不错。

于是选择Rohm的BD34352进行开发。之后可以考虑升级成引脚兼容的BD34301。

2.1.3-MCU:

这里需要一个单片机来完成对DAC的控制以及音量控制。

看了一圈，决定选STM32L011F4U6，这个小单片机是QFN3*3封装，无散热焊盘可以芯片底下出线；并且有内部EEPROM，可以用作记忆音量；提供硬件I2C与SPI。

2.2-模拟部分：

模拟部分主要是DAC之后的模拟信号调理以及功率输出部分。

2.2.1-IV转换：

由于现在基本上所有的高端音频DAC都是电流输出的，我们需要把它转换为电压信号之后才能方便给到后级处理。

基本上，IV转换有以下几种方式：

2.2.1.1-简单IV转换：

最简单的IV转换，就是常见的TIA：

P和N两路分别进行跨阻放大后输出电压信号，其分析与常见的跨阻放大器一致，这里就不多赘述了。

其中，运放的同相输入端可以换成一个固定的偏置电压，来抵消输出的直流偏置。但注意这个偏置电压上的噪声也会让输出信号的SNR下降。

2.2.1.2-带共模反馈的IV转换：

差分输出的正负两个通道的TIA可以配合工作，完成输出共模反馈:

U1用作输出的共模反馈+跨阻放大，U2跟随U1产生的直流偏置。

这样做的好处就是简单，用两个运放即可完成无共模的差分输出。但缺点也很明显，P和N不对称，会增加THD。

2.2.1.3-带共模伺服运放的IV转换：

共模反馈也可另外单独用一个运放完成:

相比上面的两个运放的电路，此方法显然正负更加对称，会降低THD。但是由于引入了共模反馈运放U3，而U3自身的噪声以及R1-R3的噪声，都会施加到U1和U2两个TIA的同相输入端，所以SNR会更低一些。不过据实测，虽然这种方法增加了一点噪声，但减小的失真会让整体THD+N更低，是更优的方法。

2.2.1.4-全差分放大器IV转换：

此方法类似于带共模伺服运放的IV转换：

但是相比带共模伺服运放的IV转换，电路更简单(只需要一个全差放即可)，并且差分输出是差分输入做减法后产生的，输入的偶次谐波分量在输出已经得到了抑制。

此方法存在的另外一个问题，就是相比于普通单端输出的运放，音频全差分运放没有太多的选择，并且仅有的几个可以用较高电压供电的音频全差分运放，都有他们各自的一些问题。

目前市面上在产的，可较高电压供电的音频全差分运放有：OPA1632，OPA1633(THS2630)，OPA1637(THP210)，LME49724。它们存在的问题如下：

2.2.1.4.1-OPA1632/OPA1633(THS2630):

OPA1632与OPA1633及其高速版本THS2630，噪声和带宽都比较优秀：

但是，OPA1632的开环增益仅有78dB！OPA1633好一些但也不太高，97dB。

较低的开环增益导致如果要实现低THD的话，输入幅值不能大，供电电压不能低。而幅值不大时THD+N又主要会被运放自身的噪声主导。

2.2.1.4.2-OPA1637(THP210):

OPA1637，以及它的精密版本THP210，拥有典型120dB的开环增益，9.2MHz的GBW，3.7nV/\sqrt{Hz}@1kHz的电压噪声，0.3pA/\sqrt{Hz}@1kHz的电流噪声。

OPA1637设计是面向低功耗场合，这种场合下需要运放的反馈电阻较大以减小反馈电阻上的功耗，并且静态电流较小。所以这个运放的输入级用更高的电压噪声换取了更低的电流噪声，并且以带宽为代价降低了其内部的静态电流。由于本产品定义是对笔记本电脑设计的便携大尾巴，对功耗没有很敏感，所以它的这些代价反而成了短板：更高的电压噪声使得系统整体的SNR下降，更低的带宽让较高频率信号的THD上升。

2.2.1.4.3-LME49724:

LME49724的整体性能还不错，典型125dB的开环增益， 50MHz的GBW，2.1nV/\sqrt{Hz}@1kHz的电压噪声，电流噪声未给出。

不过唯一的一个问题是它不提供小封装的版本，仅提供SOIC-8-EP的大封装，不适合板面积极其紧张的便携应用。

上面几种带共模反馈的方案，都会在运放的反相输入端产生一个偏置电压，而这个偏置电压会降低DAC输出级电流源上的压差，从而会提高失真，并且还会引入一定的噪声。这里为了让THD+N尽可能小，选择了最简单的以地为参考的TIA。综合考虑THD+N，选用OPA1612作为跨阻运放。

2.2.2-消除共模：

既然这里选择了直接用TIA对地进行跨阻放大，那输出必然会带有一个共模分量，由于这里除了差分输出外，还需要一个单端输出。如果单端差分分别做一套功率放大，不仅更占地方，电源轨还会更复杂。所以这里打算单端差分共用一套放大电路，LP与PR差分单端共用。

既然差分和单端共用了一套放大系统，那么共模分量就必须为0了，否则如果单端口存在直流分量的话，很可能会烧耳机。

消除共模分量基本上有两种方法：

最简单粗暴的，就上给P和N都加个隔直电容上去，把DC分量挡住。

但是这种方法有几个问题：

隔直电容所需要的电容的容量较大，这个不光是等效HPF截止频率的问题，还有失真的问题。因为后级的音量控制IC的输入阻抗是1kΩ，如果要等效HPF截止频率低于20Hz的话，那么所需的电容容值差不多要10uF以上。不过，电容的一些非线性在低频段会带来失真：

要想得到低失真的话，要么选择薄膜电容或C0G/NP0的MLCC，要么用更大容量的电解电容。大容量的电解电容的体积会很大，很难塞到便携设备中去；薄膜电容或C0G/NP0的MLCC同样很难做小，要做到10uF的话，同样需要不小的体积。此外，较大的容值可能有较大的上电冲击，具体表现为，插着耳机上电是有啪的一声，这个冲击是对小功率耳机有较大损害的。

另外，直接加隔直电容的话，P和N并没有相减，来自DAC的偶次谐波失真仍然会传递到单端输出上。

更优雅一点的方案，是用一个全差放消除共模电平。原理很简单，将全差放的Vocm接地即可。

这样，输出的差分信号已经是输入的差分信号相减过了的，来自DAC和TIA的偶次谐波都会被抑制，后级即使只用左右声道的P做单端输出，也没什么问题。

单考虑性能的话，这里最合适的全差放应该是LME49724，但这里由于是便携应用，LME49724的封装太大不好塞进去，所以选择了性能稍差一点但提供小封装的OPA1633。

2.2.3-音量控制：

音量控制基本上就三种方法：要么控制衰减幅度，要么控制增益幅度，或者同时控制增益和衰减幅度。

理论上来讲，单纯控制衰减幅度似乎是最好的选择，因为衰减可以完全用无源器件完成，几乎不会带来额外的失真；而放大必定要用到有源器件，会产生额外的失真。另外，后面会讨论到，DAC后级的IV转换输出幅值越大，SNR越高，所以为了高SNR，DAC输出的幅值会比较大，而对初始较大的幅值做音量控制，最合理的办法也是衰减。

那么，可用于音量控制的可控衰减器，其实就是电位器。电位器分为两种：模拟电位器和R2R乘法DAC/数字电位器。

模拟电位器就是常见的音量旋钮，本质上是个双联(单端)或四联(差分)对数电位器，这种电位器优点是简单，缺点是体积大，触点有接触问题，有老化问题，且有小音量下偏音的问题。并且优质的多联模拟电位器可以很贵，最高要几千块。

R2R乘法DAC/数字电位器就没有模拟电位器那么多问题了，只是通常需要一个I2C/SPI去控制它，不过考虑到本身已经需要一个STM32去通过I2C配置DAC的寄存器了，再加上一个I2C/SPI也不是什么问题。

这里我计划把音量控制放在全差分运放之后，因为一个有负压直流偏置的信号不好处理。所以，这里需要R2R乘法DAC/数字电位器支持双极性信号输入。

市面上基本没有对数响应的R-2R DAC，不过由于DAC位数普遍可以较高，可以软件模拟对数响应，也就无所谓了。

选择R-2R DAC有以下几个要求：非缓冲输出，因为缓冲放大器会带来额外的失真与噪声；10位或以上，这样可以做到最大-60dB的衰减范围；最好是双通道(四通道的担心声道间串扰)，这样一个声道差分的PN匹配程度会较高；数字接口为串行，因为面积限制MCU不可能有太多IO。

那么，市面上在产的的，符合以上要求的DAC有以下几个：DAC7800，DAC8802，DAC8812，AD5415，AD5439，AD5449，AD7564，LTC1590这几个。

型号	位数(Bit)	接口	噪声(nv/√Hz)	阻值(kΩ)	馈通(10kHz下0x00输入)
DAC7800	12	SPI	560(计算得)	10	-75dB
DAC8802	14	SPI	12	5	-89dB
DAC8812	16	SPI	12	5	-89dB
AD5415	12	SPI	25	10	-95dB
AD5439	10	SPI	25	11	-95dB
AD5449	12	SPI	25	11	-95dB
AD7564	12	SPI	20	9.5	-69dB
LTC1590	12	SPI	13	11	-85dB

注：DAC7800未给出其噪声数据，这里通过THD+N曲线估算得。

大概计算一下前级的差分信号噪声，大约在10nV/√Hz(默认DAC噪声远低于后级TIA+FDA带来的噪声)，显然我们不希望音量控制引入太多噪声，上表列出的所有DAC基本上都因为R-2R中的R过大，导致噪声居高不下，仅DAC8802，DAC8812，LTC1590勉强可用。所以R-2R DAC做音量控制这里不当作优先选项。

线性响应的电位器要用到这里的话，为了较大的动态范围，需要1024抽头的，而市面上没有可较高压正负供电的双通道1024抽头的产品，所以这里排除这一选项。

市面上在产的，可正负供电的，双通道对数响应纯电位器(不包含缓冲放大器)有：TPL8002-25，DS1882，NJU72315，NJW1159，NJU72322，MUSES72320，MUSES72323这几个。

型号	接口	动态范围(dB)	步进(dB)	阻值(kΩ)	噪声(满/空量程输出)	馈通(10kHz下Mute)
TPL8002-25	并口	47.25	0.75	2.5	未给出	未给出
DS1882	I2C	62	1/2/3	45	15.5nV/√Hz	未给出
NJU72315	I2C	62	2	1	>4.5nV/√Hz	未给出
NJW1159	I2C	95	1	50	>40nV/√Hz	未给出
NJU72322	I2C	111.5	0.5	20	>9nV/√Hz	-133dB
MUSES72320	I2C	111.5	0.25	20	>9nV/√Hz	-133dB
MUSES72323	I2C	111.75	0.25	20	>4.5nV/√Hz	-133dB

注：DS1882前13档为1dB步进，中12档为2dB步进，后8档为3dB步进。

注：NJU72322/MUSES72320/MUSES72323带有运放增益控制功能，但这里只考虑其衰减的范围。

注：JRC的产品中给出的噪声为A计权有效值，所以实际噪声会大于用A计权换算来的。

其中TPL8002-25的数字IO为并行输入，不方便小封装STM32控制；DS1882，NJW1159，NJU72322和MUSES72320电位器阻值过大会导致噪声过大，影响SNR；MUSES72323封装过大，不适合便携。看了一圈下来只有NJU72315最合适：小封装价格合理，输入阻值为合理的1kΩ(再小会明显加重前级全差分运放的负载，使THD增大)，其本底噪声也小。于是，这里选用NJU72315用作数字音量控制。

2.2.4-功率放大：

由于便携版仅需要驱动耳机，所以所需要的功率并不大，再加上为了节省PCB面积并且简化电路，这里选用较高输出电流的运放作为末级功率放大即可。

这里，我们需要运放低噪声低失真(高Aol，低开环输出电阻)，可较高压供电，单位增益稳定且带EP方便散热。

筛选下来，有OPAX891，INA1620/OPA1622，SGM8261-5，SGM8262-2，SGM8264-2，XR2001，RT6863，THS6012/TPA6120这几个。

那么，这几个之间该怎么选呢？

由于部分奇葩HiFi线，以及部分耳机会有较大的容性负载，可能会导致一般的运放出现环路稳定性问题。常见的做法是加一个隔离电阻，但这样会让整体输出阻抗增加。输出阻抗增加，首先会导致频响不平的问题，因为耳机的阻抗并不是一条直线，而是会随频率有很大波动，如下图所示。

此外，添加反馈环外的输出电阻，还会让运放不能有效抑制电感(音圈)反向电动势带来的失真。所以，最理想的情况应该是输出电阻越小越好，最好为0。

所以，这里就只剩下INA1620/OPA1622可选了，因为只有这俩能在驱动一定的容性负载时保持稳定。

INA1620与OPA1622的区别在于INA1620实际上就是集成了薄膜电阻与EMI滤波器的OPA1622。

由于这里仅作输出缓冲，不需要薄膜电阻器，而EMI滤波器可以片外做。考虑到INA1620比OPA1622大一圈，不利于减小PCB面积，且INA1620不太好买，所以这里选择OPA1622做输出功率放大。

2.3-电源部分：

在其他部分设计完之后，就到了设计电源部分来为模拟/数字电路供电的时候了。

首先，我们需要搞清楚需求，下表列出了整个设备所需的电源轨：

电压	用电设备	最大电流(约)
+3.3V	STM32L011F4U6，SA9227A，BD34352，NJU72315，AT24C256C，SN74LVC1G14，NSC5100D12M，AS318-B-491520，AS318-B-451584	125mA
+1.8V	SA9227A	50mA
+1.5V	BD34352	42mA
+5V	BD34352	45mA
+5.5V	NJU72315	2mA
-5.5V	NJU72315	2mA
+12V	OPA1612，OPA1633，OPA1622	295mA
-12V	OPA1622	220mA
-19V	OPA1612，OPA1633	80mA

那么，接下来就是设计电源系统了。大概的框图如下：

然后，又是选芯片时间啦！

首先我们选SMPS的芯片。这里为了高效率，要求所有SMPS都是同步整流；为了小体积，要求开关频率在1MHz-2MHz；为了低EMI，要求封装为倒装片，并且均可同步到系统时钟。

这里，产生负压的Buck选了TPS54538，升压的Boost选了TPS611781，两个小Buck用了双通道的LTC3315，电荷泵用分立的电容和二极管，二极管选用了NSR05F30NXT5G。

LDO的话，1.8V转1.5V就用个小小的TPS7A2015，剩下的全部用TPS7A3901。其中左右声道的±12V分别用两片TPS7A3901产生，因为输出功率放大级可能有较大的电流波动，为了防止从电源轨耦合过去，造成分离度下降，所以这里左右声道的±12V分开供电。

至此，大致的方案已经确定。

3-性能复盘

3.1-噪声分析

在开始噪声分析之前，先来明确一下前置条件：

1.由于这里我选用的电阻都是薄膜低噪声电阻(LT5400-4/ACASA1001U1001P1AT)，并且给的功率余量很大，所以这里只需要考虑热噪声，而不考虑电阻的剩余噪声。

2.噪声分析按温度为25℃计算，因为运放Datasheet中提供的噪声都是在25℃下测得的，并且没有给出其他温度下的噪声。由于实际板子静态比较大温度不低，所以实际噪声会略高于计算噪声。

3.SNR等计算带宽为20Hz~20kHz，非A计权。如果采用A计权的话，1kHz输出时SNR会略高一些。

4.这里只考虑了广谱白噪声，未考虑1/f噪声，因为，第一，考虑1/f会让计算非常麻烦；第二，这里在选型时就比较关心，选的器件1/f噪声都不算大，所以影响不大。

5.这里只计算后级信号链的SNR，未考虑DAC本身的SNR，因为根据手册可以推算出BD34352/34301手册中的SNR是被后级模拟电路限制了的，无法知晓DAC真实的SNR。只能知道DAC的SNR应该大于130dB一些。

在明确了这几项前置条件之后，我们开始计算。

3.1.1-TIA噪声

这里选用了OPA1612作为跨阻运放，其噪声性能如下：

这里，我们按1kHz处的噪声计算。

跨阻电阻的热噪声是：V_{N_{R}}=\sqrt{4×K_b×T×R}≈4.057nV/\sqrt{Hz}

电流噪声经由跨阻电阻产生的噪声是：V_{N_{I}}=I_{N}×R=1.7nV/\sqrt{Hz}

电压噪声是：V_{N_{U}}=1.1nV/\sqrt{Hz}

经过TIA后的总噪声是：V_{N_{TIA}}=\sqrt{V_{N_{R}}^2+V_{N_{I}}^2+V_{N_{U}}^2}≈4.534nV/\sqrt{Hz}

3.1.2-FDA噪声

这里选用了OPA1633作为消除共模的FDA，其噪声性能如下：

反馈电阻的热噪声是：V_{N_{R}}=\sqrt{4×K_b×T×R}≈4.057nV/\sqrt{Hz}

电流噪声经由反馈电阻产生的噪声是：V_{N_{I}}=I_{N}×R=1.3nV/\sqrt{Hz}

放大后的电压噪声是：V_{N_{U}}=2×1.1nV/\sqrt{Hz}=2.2nV/\sqrt{Hz}

前级TIA的噪声是：V_{N_{TIA}}≈4.534nV/\sqrt{Hz}

经过FDA后的总噪声是：V_{N_{FDA}}=\sqrt{4×V_{N_{R}}^2+2×V_{N_{I}}^2+V_{N_{U}}^2+2×V_{N_{TIA}}^2}≈10.732nV/\sqrt{Hz}

3.1.3-音量控制噪声

音量控制芯片是NJU72315，看它的输入输出阻抗，猜测它是类似R-2R的架构：

然后，根据手册中的噪声，我们可以反推出其有源器件引入的噪声约为4.46nV/\sqrt{Hz}

由于这个噪声是A计权下的噪声，并且输出还有运放缓冲，所以这个值不准确。但因为A计权会让噪声变小，而运放缓冲又会让噪声变大，这里权当他俩可抵消，减去输出电阻带来的噪声后，按V_{N_{active}}≈3.18nV/\sqrt{Hz}计算。

输出电阻按330Ω计算，那电阻的热噪声是：V_{N_{R}}=\sqrt{4×K_b×T×R}≈2.327nV/\sqrt{Hz}

那么，经过音量控制IC之后，总噪声是：V_{N_{volume}}=\sqrt{V_{N_{FDA}}^2+2×V_{N_{R}}^2+2×V_{N_{active}}^2}≈12.09nV/\sqrt{Hz}

3.1.4-输出级噪声

输出级运放是OPA1622，其噪声性能如下：

EMI滤波器电阻的热噪声是：V_{N_{R}}=\sqrt{4×K_b×T×R}≈2.327nV/\sqrt{Hz}

电流噪声经由EMI滤波器电阻/音量控制器输出电阻产生的噪声是：V_{N_{I}}=I_{N}×R=0.264nV/\sqrt{Hz}

电压噪声是：V_{N_{U}}=2.8nV/\sqrt{Hz}

经过输出级后的总噪声是：V_{N_{PA}}=\sqrt{V_{N_{volume}}+2×(V_{N_{R}}^2+2×V_{N_{I}}^2+V_{N_{U}}^2)}≈13.15nV/\sqrt{Hz}

在20Hz~20kHz的带宽下，噪声的功率为：V_{N_{rms}}=\sqrt{20k-20}×V_{N_{PA}}≈1.859μVrms

整个系统的输出为19.6Vp-p(BD34301)，那么，整体的信噪比为：SNR=20×log(\frac{(19.6÷2÷\sqrt2)V_{rms}}{1.859μV_{rms}})≈131.43dB

若为单端输出，则SNR降低3dB，约为128.43dB

3.2-失真分析

3.2.1-DAC失真

关于DAC部分的失真，我们能控制的不多，仅能从以下几个方面缓解：

3.2.1.1-电源稳定性

由于DAC的输出电流是动态变化的，而此动态变化的电流必然会带来DAC模拟电源轨上的波动，而此波动又会影响电流源的两端的压差，从而又会反过来影响输出电流，这样就会带来失真。

缓解此失真的方法有两个，一个是让提供+5V模拟电源轨的稳压器响应足够快，另一个是加大+5V模拟电源轨上的电容容量。

加快稳压器响应速度可以使稳压器在检测到电源轨波动后快速响应，来让电源轨电压恢复到预设值。此处我使用了TPS7A3901的正通道来出+5V的DAC模拟电源轨。此LDO的正通道输入电压为+13V，让其输出能力足够强；并且LDO上加了一个比较大的前馈电容，使得高频分量几乎不用经过衰减就能反馈到EA的FB引脚，让其响应更快。并且，这个LDO本身对高频信号的响应就还不错，从其高频PSRR即可看出。

加大+5V模拟电源轨上的电容容量这点很好理解，再变化同样的电荷数时，大电容两端的压差变化会更小，所以用大电容更能抑制电源轨上的电压波动，此处使用了4个100uF的聚合物钽电容并联，低内阻大容量的"大水塘"可以有效抑制电压波动，降低失真。此外在引脚旁还放置了很多0402的MLCC并联，这样对于高频的波动也能快速响应。

3.2.1.2-基准稳定性

类似于电源轨，基准的稳定性也非常重要，由于这里基准不是外部提供而是DAC内部产生，所以此处只能加大电容来降低失真。此处给左右声道的基准分别添加了一个220uF的聚合物钽电容与多个MLCC并联，同样提供一个低阻大容量的"大水塘"。

3.2.1.3-电流源上的压差

当电流源输出的幅值不变，而两端的压差变大时，其线性度会变好，失真会变低。

如果输出级TIA采用类似ES9039手册里面的那种带输出共模反馈的电路，其虽然输出的共模为0，不需要后级再加共模消除电路了，但这样会让DAC的电流输出引脚上带有一个偏压，此偏压等于中点输出电流×跨阻电阻阻值。

如果采用这种电路的话，DAC电流输出引脚上的电压总会大于0，导致电流源两端的压差总是小于5V，如果采用1k欧的跨阻电阻的话，那么此偏压会达到5.3V！！！这显然会让DAC炸掉。降低跨阻电阻确实可以减小此偏压，但是这样会同步降低SNR，并且无论如何也降不到0。

这里我们采用最简单的以地为参考的TIA，使得DAC电流输出引脚上的电压约为0，此时电流源两端的压差为5V，几乎是最大值了，此时线性度最好，失真最小。此方法的缺点是输出有共模分量且需要一个高压负压给运放供电，不过可以用额外的电路消除共模，还可以利用负压Buck的SW引脚上的方波，通过一个电荷泵来产生这个负压。

3.2.2-TIA失真

TIA的失真主要由运放带来，此处我们能做的减小运放失真的地方有：选好运放，以及给足够高的电源轨。

运放有关低失真的，主要有两点：有高开环增益且其自身产生的失真低。这里我们已经挑好的运放是OPA1612，其开环增益为130dB，算是比较高的水平了；且其输出THD+N在大摆幅下可以做到-140dB以下，说明此运放这两点都满足。

至于电源轨到底要多高，这里首先来看看手册中THD+N与输出电压幅值的关系：

此时运放的供电电压为±15V，在G=-1，Rload=600Ω时(此种工况更接近TIA的工况)，输出约10Vrms时THD+N达到最低值。不过考虑到其他情况，例如实际的负载是1kΩ的跨阻电阻并上FDA的输入阻抗1kΩ，为500Ω，所以这里按7Vrms计算。

前半段曲线，THD+N随输出幅值增大而减小，这是因为运放此时的摆幅很小，相应的失真也很小，而运放的电压噪声恒定(此处忽略电流噪声因为源阻抗够低)，幅值增大则SNR增大。THD基本可以忽略，本底噪声基本不变的情况下，输出信号幅值增大，则此时THD+N随输出幅值的增大而下降。拐点处为7Vrms，由于此时输出接近电源轨，导致非线性增加，从而使得THD占据THD+N的主导，THD+N直线上升。

那么，在输出7Vrms时，输出摆幅到电源轨约为5V。考虑到此处运放实际输出电流是比带600Ω负载大一些的，所以我们这里留一些余量，此处设置电源轨为大于输出摆幅的9V以上。输出摆幅约为0V-10V，那此时我们将运放供电电压设置为+9V -19V。由于系统中有+12V电源轨，这里为了省一个LDO的位置，直接使用+12V -19V供电。至于为什么不以0输出为中心，供电电压拉满，是因为更高的供电电压会带来更大的静态功耗，会让运放的结温上升，导致噪声上升，所以此处没有拉满到36V供电。

一些其他关于消除运放失真的小技巧还有：这里由于我们采用了以地为参考的TIA的架构，所以此时运放的输出级工作在纯甲类模式(考虑到FDA的输入阻抗，对于BD34301来说，后级FDA换用OPA1637，其电阻换用LT5400-1，TIA在满幅值输出时才会完全工作在甲类模式)，这样会完全消除交越失真。此外运放的同相端也串联了一个1kΩ的电阻到地，这样虽然会增加一点噪声，但对于运放的输入级来讲，更对称了，失真也会更小。

此外，一些其他因素也会影响失真，例如电阻的电压非线性以及温漂。

当跨阻电阻的阻值与输出电压有关时，其也会带来一定的失真。减小此失真的方法有两个：选用低VCR的电阻，或者降低电阻两端的电压幅值。

我们这里选择了Vishay的ACASA系列精密电阻，其最高可承受75V的电压，且厂家说在25V以下可保证精度：

并且，这里采用两个电阻串联的方法，降低了每个电阻两端的电压幅值，使其等效的VCR更低，来获得更低的失真。

电阻的温漂也会影响失真，具体原理是，当输出电压变化时，流过电阻的电流也会变化，电阻上的功率也会变化，此变化会导致温度的变化，温度的变化又会影响阻值。也就是说，在输出电压变化时，由于热调制导致的电阻阻值变化，会使TIA的跨阻增益变化。在时域来看，这种变化会导致波形畸变，也就是带来失真。

选择低温漂电阻可以降低电阻阻值的变化，从而降低这种失真；我们这里在选用了低温漂电阻的同时，还采用了4个电阻两串两并的方法，来均摊发热功率，让每个电阻上的功率变化更小。变化更小的功率加上低温漂，会很有效地降低此处的失真。

此外，电容的非线性也会导致失真，所以这里我们选用了C0G/NP0的MLCC，其电容容量随温度/偏压的变化都非常小，所以其带来的失真也就非常小。并且相比X7R/X5R电容，C0G/NP0电容的另一个很大的优势是它的压电效应/逆压电效应很小，这意味着你不会听到电容唱歌，或是外界的机械振动经由电容转变成电压噪声。

3.2.3-全差放失真

全差放可能是DAC后级模拟电路中失真最大的部分了，因为高压全差放本身的型号就不多，基本只有TI有产，所以FDA本身的选型会制约失真性能。

单纯考虑性能的话，LME49724应该是最好的，噪声不高，开环增益很大，本身的失真也很小：

可以看到，在±18V供电时，LME49724在输出约20Vrms(差分)以上时，THD+N才开始上升，稍加计算可得，此时输出摆幅离电源轨有大概4V左右，而且此时负载阻抗为600Ω，这个表现算是很不错的水平。

LME49724的电压噪声为2.1nV/\sqrt{Hz}@1kHz，开环增益为125dB，算是比较优秀的水平了，但是厂家未给出其电流噪声参数，并且其只有大封装的版本，不适合用在我们这里的便携应用场景。

剩下有小封装的FDA，选来选去也就OPA1633性能过得去：

在负载为2kΩ时，其输出失真在12Vrms(差分)以上时才会剧烈上升。此时运放供电电压为±15V，输出摆幅距电源轨约为6.5V。这里FDA输出最大摆幅为10Vp-p单端，当我们用±12V供电时，到电源轨还有7V的余量，可以认为失真不怎么明显。

同样为了让其输出级工作在甲类模式，我们这里可以给他的输出添加一个到任意电源轨的负载电阻。这里加了个电阻到＋12V，因为OPA1633可以与OPA1612共用高压负压偏置供电，这样其输出级的下管上的压差就可以更大，输出负电流时线性度更好。经过简单的计算可知，加一个510Ω\~553Ω左右的电阻即可。不过这里在经过简单计算后发现这样会提升不少静态功耗且这个负载电阻会很烫，于是没有加这个电阻。

与TIA类似，FDA的电阻也很关键，这里由于初始精度以及相对温漂不太重要，所以选择了LT5400做FDA的四个电阻，其高匹配度可以保证CMRR，降低失真。

此外，FDA的两个Cff也很关键，除了要求C0G/NP0之外，还要求匹配度高，这样才能提供在高频下更好的CMRR，降低失真。

3.2.4-音量控制失真

音量控制部分本质上就是个电阻分压衰减器，其原理就可保证其失真很小，几乎只有电阻的电压非线性和模拟开关的电压非线性，而这两部分又非常的小。所以，这里给它±5.5V供电，保证输入不超过电源轨即可。此部分失真可以认为小于其他部分很多，不做过多讨论。

3.2.5-输出级失真

输出级的失真是一个很关键的因素，设计不好的话很可能成为整个系统的短板。

输出级的失真主要分为两个方面，输出级自身的失真，和由负载带来的失真。

3.2.5.1-输出级自身的失真

输出级自身的失真很好理解，就是在输出负载变重时，由于自身输出级的一些非线性(主要是输出阻抗非线性)，这个失真会变大。开环输出阻抗低的运放此现象较轻，并且提高供电电压可以缓解这一现象。这里我们选用了OPA1622，其开环输出阻抗约为5.2Ω，算是比较小的了，所以此现象比较轻。

单纯考虑运放内部的输出级时，在32.4Ω的负载下，其归一化增益与输出电压的关系如下图所示：

可以看到，非线性主要出现在0V附近，此时运放内部的输出级中的输出对管处于切换状态，也就是我们常说的处于交越区，此失真称之为交越失真。我们可以看到，OPA1622相比普通的音频运放，由于其输出阻抗较低的原因，非线性区域和幅度都要小很多。(注意此处仅为运放内部输出级的增益非线性，实际电路中由于负反馈的存在，这种非线性会被大大削弱，在时域基本观察不到。)

另外，OPA1622在±18V供电时，带较轻的负载时，输出约10Vrms后失真才开始变大：

这里最大10Vp-p(单端)输出，留一些余量，采用±12V供电，这样输出摆幅最大时到电源轨仍有7V的余量。

考虑到高阻耳机需要的摆幅较大但需要的电流不大，低阻耳机需要的电流较大但摆幅不大，基本可以认为此处OPA1622不会工作在THD+N直线上升的区间，失真较小。

3.2.5.2-由负载带来的失真

由负载带来的失真主要来自两个地方：电感反向电动势和负载阻抗电压非线性。

3.2.5.2.1-电感反向电动势

这个很好理解，通常的发声单元都是动圈嘛，其实就是线圈。既然是线圈那它其实就像个电感一样，会有反向电动势的影响。要消除这个影响很简单，用一个源阻抗足够低的信号源去驱动这个发声单元即可。但是通常设计由于考虑到可能会有一定的容性负载，所以将输出级运放的输出串一个电阻再输出，这样有利于容性负载稳定性。但是这个电阻会让源抑制电感反向电动势的能力变差。这里我选用了OPA1622这个可以直接驱动一定容性负载的运放，这样输出就不需要串电阻了，可以更好的抑制电感反向电动势。

3.2.5.2.2-负载阻抗电压非线性

负载阻抗电压非线性主要是由输出的ESD二极管带来的，因为其本身就是二极管，而二极管的特性导致其结电容会随偏压的上升而减小，这会带来一定的负载阻抗电压非线性，会带来一定的失真。

彻底解决此问题的办法是什么？移除ESD二极管。但这样就只能靠IC内部的ESD二极管来吸收浪涌了，长期下来有很大的损坏风险。

一个既不太影响失真，又能保证ESD安全的办法是：使用超低结电容的ESD二极管。超低结电容的ESD二极管的结电容仍然会随偏压的改变而变化，但由于其本身的电容容量就很小，变化百分之几十也没多少，所以对失真的影响也就很小了。

这里我们选择了AQ3045，结电容本身就很小，随偏压变化量也很小：

AQ3045的缺点是其钳位能力相比大结电容的TVS弱一些，所以这里在每根信号线上并联两个，提升钳位能力。

3.2.6-整体信号链中的失真

由于整体为差分输出，所以理论上输出频谱成分应该是不存在偶次谐波的，但由于整个模拟信号链中正负两个信号各种各样的增益不匹配，实际上市面上大多数产品的平衡输出还是带有一些偶次谐波成分的。

我们这里为了保证正负信号增益尽可能一致，尽量降低输出中偶次谐波的成分，用了以下的方法：

1. TIA给左右声道分别使用了一片OPA1612，一个声道的P和N用同一个封装内的两个运放，一致性更好。

2. 同一声道两个TIA的跨阻电阻，这里使用的是匹配电阻，降低由电阻失配引起的跨阻增益误差。

3. FDA同样使用的是匹配电阻，降低由电阻失配引起的正负信号增益误差。

4. FDA，TIA的电容均使用高精度电容，并且进行了手工配对。

5. 同一声道的正负音量控制使用一片NJU72315，一致性更好。

6. 同一声道的输出级用一片OPA1622，一致性更好。

3.3-功耗分析

这里先复盘一下各用电设备电源轨的负载电压电流：

电压	用电设备	最大电流(约)
+3.3V	STM32L011F4U6，SA9227A，BD34352，NJU72315，AT24C256C，SN74LVC1G14，SN74AUP1G80，NSC5100D12M，AS318-B-451584，AS318-B-491520	130mA
+1.8V	SA9227A	50mA
+1.5V	BD34352	42mA
+5V	BD34352	45mA
+5.5V	NJU72315	2mA
-5.5V	NJU72315	2mA
+12V	OPA1612，OPA1633，OPA1622	295mA
-12V	OPA1622	220mA
-19V	OPA1612，OPA1633	80mA

将其中由LDO供电，并且LDO输入相同的电源轨合并一下，就得到了来自SMPS不同电源轨的电压电流：

电压	最大电流(约)
+3.3V	130mA
+1.8V	92mA
+13V	342mA
-13V	222mA
-21V	80mA

稍加计算可得，满载时SMPS总输出功率约为9.61W；空载时±13V分别减去200mA，约为4.41W。

SMPS效率按90%计算，则满载时需要10.68W的功率；空载时需要4.9W的功率。(好热，噢不，好听)

虽然最大功率超了5V 2A一点点，但是考虑到大部分厂家都会留一些余量，并且也没人听方波不是(

所以，功率部分差不多算是达到设计预期。

4-测试

目前还没

5-美图欣赏

6-未来改进？

在未来的台式版本中，我们计划做出以下的改进，做出不太受体积和功耗限制的完全体：

6.1-架构上的改进：

1. DAC改用四片BD34302，每片都拥有独立的后级模拟电路，在输出级之后串个小电阻并联，将整个信号链的噪声进行平均，这样会得到原先一半的噪声密度，可提升SNR。

2. 数字界面改为用FPGA来完成，更好地适配多片DAC的情况，并且增加设计灵活性。

3. 所有放大器均给满36V供电，增大其最大不失真摆幅。

4. TIA的跨阻电阻阻值提升，将输出幅值增加到20Vp-p以上，改善SNR(需更换运放)。

5. TIA/FDA改为复合放大器，在原先单个运放后加一个输出缓冲级，如LME49600，降低由负载带来的失真。此处需改为复合反馈架构，防止由于输出缓冲级带来的相移导致的自激振荡。

6. 消除共模的FDA输出加上到电源轨的假负载，使其输出级工作在甲类状态，消除交越失真。

7. 输出级改为多片OPA1622串小电阻并联输出，降低输出阻抗，降低电感反向电动势带来的失真，降低由重负载带来的失真。

8. 模拟部分的电源改为用带摆率控制的推挽/全桥预稳压，降低传导和辐射噪声。

9. USB输入用ISOUSB211做隔离，必要时两级级联降低初次级之间的电容。

10. 外部+12V供电输入也做隔离，变压器必要时做两级级联。

11. 如果不做单端输出的话，将FDA改为多个高压C0G MLCC并联，提供更低的失真与噪声。

12. 添加一个四阶有源LPF。

6.2-用料上的改进：

1. 将TIA更换为Super-Beta(OPA2210)或FET输入级(ADA4625)的运放，以在更大的跨阻电阻的情况下提供更低的噪声。

2. OPA1633更换为LME49724，以获得更低的失真。

3. 将DAC的+5V模拟供电换为LT3045产生，噪声更低PSRR更好。

4. 将音量控制IC更换为MUSES72323，以适应更大的摆幅。

5. 正负电源LDO改为TPS7A47+TPS7A33，获得更大的电流。

6. 去耦电容改为贴片薄膜电容，消除逆压电效应。

6.3-期望有什么样的性能：

失真什么的不好量化，这里就光说信噪比和输出性能吧。

6.3.1-信噪比

TIA这里换成OPA2210+Buffer+2kΩ跨阻电阻，则TIA部分的噪声是：

跨阻电阻的热噪声是：V_{N_{R}}=\sqrt{4×K_b×T×R}≈5.737nV/\sqrt{Hz}

电流噪声经由跨阻电阻产生的噪声是：V_{N_{I}}=I_{N}×R=0.8nV/\sqrt{Hz}

电压噪声是：V_{N_{U}}=2.2nV/\sqrt{Hz}

经过TIA后的总噪声是：V_{N_{TIA}}=\sqrt{V_{N_{R}}^2+V_{N_{I}}^2+V_{N_{U}}^2}=6.197nV/\sqrt{Hz}

FDA换成一堆高压C0G MLCC做隔直，可以认为基本不贡献什么噪声和失真。

音量控制换用三片MUSES72323并联，其输出阻抗大约为1kΩ，那么贡献的热噪声约为：V_{N_{volume}}=\sqrt{4×K_b×T×R}≈4.057nV/\sqrt{Hz}

音量控制后用4个OPA1622并联做输出级，则：

电流噪声经由跨阻电阻产生的噪声是：V_{N_{I}}=I_{N}×R=1.6nV/\sqrt{Hz}

电压噪声是：V_{N_{U}}=1.4nV/\sqrt{Hz}

输出级的噪声是：V_{N_{PA}}=2.126nV/\sqrt{Hz}

那么，总的单端噪声是：V_{N}=\sqrt{(V_{N_{TIA}}^2+V_{N_{volume}}^2+V_{N_{PA}}^2)}=7.706nV/\sqrt{Hz}

在20-20kHz的带宽下，噪声功率为：V_{N_{rms}}=\sqrt{20k-20}×V_{N}≈1.089μVrms

单端输出的摆幅约为19.6Vp-p，那么信噪比为：

SNR=20×log(\frac{(19.6÷2÷\sqrt2)V_{rms}}{1.089μV_{rms}})≈136.1dB

差分输出的话，SNR +3dB，变为139.1dB

四片并联的话，SNR再加6dB，变为145.1dB

6.3.2-输出性能

输出相当于16片OPA1622并联，那么在每片输出串联3Ω电阻的情况下，带内开环输出阻抗约为0.5Ω，算是很低的水平了。

输出功率的话，在驱动16欧电阻时，最大输出功率约为12.5W每声道；驱动300Ω电阻时，最大输出功率约为0.67W。在以上输出水平的情况下，末级功率放大器基本还能保持线性，算是还可以的水平。

7-附录

7.1-OPA161XA和OPAX211A的区别？

OPA161XA分为单运放的OPA1611A和双运放OPA1612A，OPAX211A也同样分为单运放的OPA211A和双运放的OPA2211A。

OPA1611A仅有普通版一个版本OPA1611A。

OPA1612A有普通版OPA1612A，和带"Q"后缀的汽车级版本OPA1612AQ。

OPA211A有不带"A"后缀的更精密的版本OPA211，带"EP"后缀的增强型产品OPA211-EP，带"HT"后缀的高温版OPA211-HT，和普通版OPA211A。

OPA2211A有带"EP"后缀的增强型产品OPA2211-EP，带"HT"后缀的高温版OPA2211-HT，和普通版OPA2211A。

以下是对比表格：

	OPA1611A	OPA1612A	OPA1612AQ	OPA211	OPA211A	OPA211-EP	OPA211-HT	OPA2211A	OPA2211-EP	OPA2211-HT
单位增益带宽	40MHz	40MHz	40MHz	45MHz	45MHz	45MHz	45MHz	45MHz	45MHz	45MHz
失调电压典型值(@25℃)	100μV	100μV	100μV	20μV	30μV	20μV	–	50μV	50μV	–
失调电压最大值(@25℃)	500μV	500μV	500μV	50μV	125μV	100μV	–	150μV	175μV	–
失调电压典型值(25℃\~125℃)	–	–	–	–	–	–	30μV	–	–	50μV
失调电压最大值(25℃\~125℃)	–	–	–	–	–	180μV	180μV	–	350μV	175μV
失调电压温漂典型值	1μV/℃	1μV/℃	1μV/℃	0.15μV/℃	0.35μV/℃	0.35μV/℃	0.35μV/℃	0.35μV/℃	0.35μV/℃	0.35μV/℃
失调电压温漂最大值	4μV/℃	4μV/℃	4μV/℃	0.85μV/℃	1.5μV/℃	–	1.5μV/℃	1.5μV/℃	–	–
偏置电流典型值	60nA	60nA	60nA	50nA	60nA	50nA	60nA	60nA	50nA	60nA
偏置电流最大值	300nA	300nA	300nA	200nA	200nA	200nA	200nA	250nA	350nA	350nA
失调电流典型值(@25℃)	25nA	25nA	25nA	20nA	25nA	–	–	25nA	–	25nA
失调电流最大值(@25℃)	175nA	175nA	175nA	75nA	100nA	–	–	100nA	–	120nA
失调电流典型值(25℃\~125℃)	–	–	–	–	–	20nA	25nA	–	20nA	–
失调电流最大值(25℃\~125℃)	–	–	–	150nA	150nA	150nA	150nA	–	200nA	200nA

由于最好是双通道在一个封装中，那么只考虑性能，最适合用在这里的是OPA2211-HT或OPA2211-EP，但是这俩都太贵了；其次是OPA2211A，官网价格便宜挺多，但是不太好买，价格是OPA1612A的两倍。

7.2-OPA1633和THS2630的区别？

OPA1633与THS2630在以下性能上有区别：

	OPA1633	THS2630
单位增益带宽(@±15V)	200MHz	187MHz
失调电压典型值(@25℃)	0.2mV	0.1mV
失调电压最大值(@25℃)	2mV	1.3mV
失调电压温漂典型值	0.6μV/℃	0.8μV/℃
偏置电流典型值(@25℃)	6.8μA	4.8μA
偏置电流最大值(@25℃)	11.5μA	9.8μA
失调电流典型值(@25℃)	20nA	22nA
失调电流最大值(@25℃)	400nA	350nA
共模抑制比典型值	100dB	95dB
开环增益典型值	97dB	95dB
摆率典型值	80V/μs	75V/μs

综合来看，THS2630更像是OPA1633的直流特性优化版，按理来说倒应该是OPA1633更适合音频应用。但是THS2630手册中的测试数据相比OPA1633详细得多，应该出厂时晶圆测试也多很多，相对来说质量更有保证一点。除非是自己人工挑选，否则更推荐THS2630。