【DAQ Systems】高速ADC的HDL设计（二）一个基于AXI-Stream总线的高速ADC IP核代码解析 Tags: FPGA, Verilog, 通信, 项目 Post author:TerayTech Post published:2022年6月11日 Post category:EDA / 嵌入式 / 所有文章 / 硬件 Post comments:0评论 Post last modified:2022年8月14日 Reading time:1 mins read 写文章太累，本篇采用视频的形式~ 打印 🖨 .PDF 📄 电子书 📱 打赏赞(1)微海报分享 Read more articles Previous PostW800上手 Part.1 点个RGB 在下一篇文章W800上手 Part.2 AOS开发入门 发表回复 取消回复CommentEnter your name or username to comment Enter your email address to comment Enter your website URL (optional) 在此浏览器中保存我的显示名称、邮箱地址和网站地址，以便下次评论时使用。 Δ 你可能也喜欢 EmoeDAQ-高精度数据采集器-下篇 2024年12月17日 让ZYNQ的两个串口UART0和1都可以愉快的printf 2022年7月14日 [综合项目]01-波形发生器设计 2020年9月14日 Counting Electrons-飞安级静电计前端 2023年8月10日 【Arty-A7填坑笔记】03：为Microblaze定制AXI总线接口的PWM外设 2021年8月26日
![Read more about the article [综合项目]01-波形发生器设计](https://www.emoe.xyz/wp-content/uploads/2020/09/launchpad_t-300x178.jpg)